英偉達4芯片版Rubin Ultra據稱因封裝難題取消,SemiAnalysis指其份額受侵蝕
芯片研究機構SemiAnalysis稱,英偉達原計劃集成4顆計算芯片的下一代旗艦AI芯片Rubin Ultra在發佈約三個月後被取消,新版尺寸與性能均縮減一半。該機構指出,臺積電CoWoS-L封裝工藝在4芯片配置下出現基板翹曲問題,導致芯片無法正常工作,而備選方案CoPoS量產時間或晚於原定2027年目標。
芯片行業研究機構SemiAnalysis在社交平臺發文稱,英偉達原版4芯片設計的下一代旗艦AI芯片Rubin Ultra在GTC 2026發佈約三個月後即遭取消,新版產品尺寸縮減至原來的一半,實際性能也隨之減半。該機構將此置於更廣的競爭背景下,指出英偉達市場份額正受到亞馬遜Trainium、谷歌TPU及AMD芯片的侵蝕,並直言“製造執行層面的問題只會讓更多市場份額流失”。
原版Rubin Ultra的設計極為激進。據TechPowerUp此前報道,標準版Rubin GPU採用2顆計算芯片加8個HBM4內存模塊的封裝方案,而原版Ultra計劃將規格翻倍,在單一封裝內集成4顆計算芯片與16個HBM4E內存模塊,相當於將兩塊完整Rubin芯片拼入一個封裝。臺積電為此採用CoWoS-L封裝工藝,但據Global Semi Research信息,在4芯片的2+2排列配置下,封裝基板出現翹曲問題,基板向多個方向彎曲導致計算芯片無法與基板完全接觸,信號傳輸失效,芯片無法正常工作。
面對CoWoS-L的翹曲難題,臺積電正在探索名為CoPoS(面板上芯片基板封裝)的新方案,其核心思路是用大尺寸方形或矩形面板替代約300毫米的硅中介層,早期規格約310×310毫米,後續版本可擴展至更大尺寸,以容納更多芯片和HBM內存。但該方案的時間表與Rubin Ultra原定2027年發佈計劃存在錯位,臺積電原計劃最早2026年建立CoPoS試驗線,量產目標在2028年底至2029年上半年,能否趕上2027年節點仍不確定。
SemiAnalysis進一步指出,競爭對手的崛起速度超出預期,英偉達的CUDA生態護城河正在被緩慢侵蝕。該機構寫道,最成功的AI智能體之一Claude Code的推理工作有相當大一部分運行在Trainium上,而Claude的訓練則在TPU上完成,這在一年前還是難以想象的情景。該機構還提示,此次變動對HBM內存市場及英偉達未來機架產品均有系統性影響。
該消息在社交平臺引發明顯兩極反應。質疑方認為這不過是翻炒三個月前的舊聞,並批評SemiAnalysis立場偏頗,有網友稱其“又發了一篇反英偉達的文章”,甚至猜測該機構已做空英偉達。支持方則認為此事值得關注,稱“英偉達正在自身的傲慢中崩塌”。英偉達方面未就上述報道發表評論。
為什麼重要英偉達旗艦AI芯片路線圖變動及封裝技術挑戰,直接關係到其在AI加速器市場的主導地位與競爭格局。