科技 個股閃迪新專利探索NAND堆疊於計算芯片下方

近日，閃迪披露的一項專利顯示，該公司正在探索一種新的3D堆疊方案，試圖將NAND閃存直接集成到芯片內部。根據專利描述，其核心思路是基於CBA技術，在主計算芯片下方直接集成NAND存儲單元，該計算芯片可以是GPU或AI處理器。

在這一架構中，HBM內存仍承擔關鍵角色，但功能定位發生轉變。專利方案計劃在同一中介層上繼續配置HBM堆棧，讓HBM與NAND分工協作：HBM負責需要即時響應的數據處理，NAND則承擔讀寫操作以及大模型、海量數據集的存儲任務。閃迪試圖通過這種方式，結合HBM的高帶寬與NAND的大容量、低成本優勢，並通過近距離寬通道互聯改善數據傳輸效率，同時降低成本和功耗壓力。

當前AI訓練高度依賴HBM高速內存，但HBM面臨產能緊缺、單價高昂等挑戰，單堆棧容量僅32-64GB，且只能集成在GPU側邊，數據傳輸存在延遲。而閃迪主營的NAND閃存雖然單位存儲成本更低、單盤容量更大，卻因距離計算芯片過遠，數據傳輸速度更慢，無法直接承接海量AI數據讀寫。

為此，閃迪此前已推出HBF高帶寬閃存方案，模仿HBM垂直堆疊思路，依靠TSV硅通孔多層互聯，將多個NAND層垂直堆疊，HBF單堆容量最高可達4TB，明顯高於當前HBM水平。本次新專利則更進一步，HBM不再作為主要存儲介質，而是專注於處理實時性要求極高的指令緩存與權重參數，HBM的利用率有望進一步提升。

不過，該方案目前僅停留在專利階段，商業化面臨多重挑戰。其關鍵在於CBA堆疊工藝，即控制電路直接鍵合存儲陣列，這是閃迪和鎧俠聯合研發的新一代3D閃存堆疊技術。該技術要求存儲與控制晶圓分開製作，閃存堆疊層數和讀寫性能可大幅提升，但對晶圓納米級貼合精度要求極高，設備與雙片硅片將大幅拉高製造成本，量產良率管控難度大。

此外，初步估算採用該架構的AI加速器單價將上漲40%，這可能限制其在消費級市場的推廣。散熱設計也需要重新構建，垂直堆疊結構無疑會增加熱點密度。封裝複雜度、散熱功耗和量產成本都是待攻克的難題。