闪迪新专利探索NAND堆叠于计算芯片下方
闪迪披露一项3D堆叠专利，计划将NAND闪存直接集成到GPU或AI处理器等主计算芯片下方，同时保留HBM堆栈，让两者分工协作。HBM负责即时响应数据处理，NAND承担大容量读写与模型存储。该方案试图结合HBM的高带宽与NAND的低成本大容量优势，目前仅处于专利阶段，面临CBA堆叠工艺带来的封装复杂度、散热功耗和量产成本等多重挑战。
近日，闪迪披露的一项专利显示，该公司正在探索一种新的3D堆叠方案，试图将NAND闪存直接集成到芯片内部。根据专利描述，其核心思路是基于CBA技术，在主计算芯片下方直接集成NAND存储单元，该计算芯片可以是GPU或AI处理器。
在这一架构中，HBM内存仍承担关键角色，但功能定位发生转变。专利方案计划在同一中介层上继续配置HBM堆栈，让HBM与NAND分工协作：HBM负责需要即时响应的数据处理，NAND则承担读写操作以及大模型、海量数据集的存储任务。闪迪试图通过这种方式，结合HBM的高带宽与NAND的大容量、低成本优势，并通过近距离宽通道互联改善数据传输效率，同时降低成本和功耗压力。
当前AI训练高度依赖HBM高速内存，但HBM面临产能紧缺、单价高昂等挑战，单堆栈容量仅32-64GB，且只能集成在GPU侧边，数据传输存在延迟。而闪迪主营的NAND闪存虽然单位存储成本更低、单盘容量更大，却因距离计算芯片过远，数据传输速度更慢，无法直接承接海量AI数据读写。
为此，闪迪此前已推出HBF高带宽闪存方案，模仿HBM垂直堆叠思路，依靠TSV硅通孔多层互联，将多个NAND层垂直堆叠，HBF单堆容量最高可达4TB，明显高于当前HBM水平。本次新专利则更进一步，HBM不再作为主要存储介质，而是专注于处理实时性要求极高的指令缓存与权重参数，HBM的利用率有望进一步提升。
不过，该方案目前仅停留在专利阶段，商业化面临多重挑战。其关键在于CBA堆叠工艺，即控制电路直接键合存储阵列，这是闪迪和铠侠联合研发的新一代3D闪存堆叠技术。该技术要求存储与控制晶圆分开制作，闪存堆叠层数和读写性能可大幅提升，但对晶圆纳米级贴合精度要求极高，设备与双片硅片将大幅拉高制造成本，量产良率管控难度大。
此外，初步估算采用该架构的AI加速器单价将上涨40%，这可能限制其在消费级市场的推广。散热设计也需要重新构建，垂直堆叠结构无疑会增加热点密度。封装复杂度、散热功耗和量产成本都是待攻克的难题。
为什么重要闪迪作为全球闪存龙头，其专利方向揭示了存储与计算芯片融合的技术趋势，对关注AI算力基础设施和存储产业链的美股投资者具有参考意义。